AT91SAM7X256C-AU Microcontroladores ARM – MCU LQFP GRN IND TMP MRL C

 Incorpora o procesador ARM7TDMI ARM Thumb®

 Arquitectura RISC de 32 bits de alto rendemento

 Conxunto de instrucións de 16 bits de alta densidade

 Líder en MIPS/Watt

 Emulación en circuíto EmbeddedICE™, soporte de canles de comunicación de depuración

 Flash interno de alta velocidade

 512 kbytes (SAM7X512) organizados en dous bancos de 1024 páxinas de 256 bytes (plano dual)

 256 Kbytes (SAM7X256) Organizado en 1024 páxinas de 256 bytes (plano único)

 128 Kbytes (SAM7X128) Organizados en 512 páxinas de 256 bytes (plano único)

 Acceso de ciclo único ata 30 MHz nas peores condicións

 Precargar o búfer que optimiza a execución das instrucións do pulgar á máxima velocidade

 Tempo de programación da páxina: 6 ms, incluíndo o borrado automático da páxina, tempo de borrado completo: 15 ms

 10.000 ciclos de escritura, capacidade de retención de datos de 10 anos, capacidades de bloqueo de sector, bit de seguridade flash

 Interface de programación rápida de flash para produción de alto volume

 SRAM interna de alta velocidade, acceso de ciclo único a velocidade máxima

 128 Kbytes (SAM7X512)

 64 Kbytes (SAM7X256)

 32 Kbytes (SAM7X128)

 Controlador de memoria (MC)

 Controlador de flash incorporado, estado de aborto e detección de desalineación

 Restablecer controlador (RSTC)

 Baseado en celas de reinicio de encendido e detector de baixa potencia calibrado en fábrica

 Ofrece a configuración do sinal de reinicio externo e o estado da fonte de reinicio

 Xerador de reloxos (CKGR)

 Oscilador RC de baixa potencia, oscilador en chip de 3 a 20 MHz e un PLL

 Controlador de xestión de enerxía (PMC)

 Capacidades de optimización de enerxía, incluíndo o modo de reloxo lento (ata 500 Hz) e o modo inactivo

 Catro sinais de reloxo externo programables

 Controlador de interrupción avanzado (AIC)

 Fontes de interrupción vectorizadas, enmascarables individualmente, con prioridade de oito niveis

 Dúas fontes de interrupción externas e unha fonte de interrupción rápida, protexidas contra interrupcións espurias

 Unidade de depuración (DBGU)

 UART de 2 fíos e soporte para interrupción da canle de comunicación de depuración, prevención de acceso programable ICE

 Modo para comunicación en serie UART de 2 fíos de propósito xeral

 Temporizador de intervalos periódicos (PIT)

 Contador programable de 20 bits máis contador de intervalos de 12 bits

 Window Watchdog (WDT)

 Contador programable protexido con clave de 12 bits

 Proporciona sinais de reinicio ou interrupción ao sistema

 O contador pode deterse mentres o procesador está en estado de depuración ou en modo inactivo

 Temporizador en tempo real (RTT)

 Contador libre de 32 bits con alarma

 Desactiva o oscilador RC interno

 Dous controladores de entrada/saída en paralelo (PIO)

 Sesenta e dúas liñas de E/S programables multiplexadas con ata dúas E/S periféricas

 Capacidade de interrupción de cambio de entrada en cada liña de E/S

 Drenaxe aberto, resistencia de pull-up e saída síncrona programables individualmente

 Trece canles de controlador DMA periférico (PDC).

 Un porto de dispositivo USB 2.0 Full Speed ​​(12 Mbits por segundo).

 Transceptor en chip, FIFO integrados configurables de 1352 bytes

 Un Ethernet MAC 10/100 base-T

 Interface independente de medios (MII) ou interface independente de medios reducida (RMII)

 FIFOs integrados de 28 bytes e canles DMA dedicados para transmitir e recibir

 Controlador CAN compatible cunha parte 2.0A e parte 2.0B

 Oito caixas de correo de obxectos de mensaxe totalmente programables, contador de marca de tempo de 16 bits

 Un controlador de serie síncrono (SSC)

 Reloxo independente e sinais de sincronización de cadros para cada receptor e transmisor

 Soporte para interfaces analóxicas I²S, soporte múltiplex por división de tempo

 Capacidades de fluxo de datos continuos de alta velocidade con transferencia de datos de 32 bits

 Dous transmisores receptores síncronos/asíncronos universais (USART)

 Xerador de velocidade en baudios individual, modulación/demodulación infravermella IrDA®

 Soporte para tarxetas intelixentes ISO7816 T0/T1, Hardware Handshaking, compatibilidade RS485

 Soporte completo de liña de módem en USART1

 Dúas interfaces de periféricos serie mestre/esclavo (SPI)

 Lonxitude de datos programable de 8 a 16 bits, catro seleccións de chip periférico externo

 Un temporizador/contador de tres canles de 16 bits (TC)

 Tres entradas de reloxo externas, dous pinos de E/S multiusos por canle

 Xeración dobre PWM, modo de captura/forma de onda, capacidade arriba/abajo

 Un controlador de modulación de ancho de potencia (PWMC) de catro canles de 16 bits

 Unha interface de dous cables (TWI)

 Só compatible con modo mestre, todas as EEPROM Atmel de dous cables e dispositivos compatibles con I2 C admitidos

 Un conversor analóxico a dixital de 8 canles de 10 bits, catro canles multiplexados con E/S dixitais

 Asistencia de arranque SAM-BA®

 Programa de arranque predeterminado

 Interface con Interface Gráfica de Usuario SAM-BA

 Escaneo de límites JTAG IEEE® 1149.1 en todos os pinos dixitais

 E/S tolerantes a 5 V, incluídas catro liñas de E/S de unidades de alta corrente, ata 16 mA cada unha

 Fuentes de alimentación  Regulador integrado de 1,8 V, debuxo de ata 100 mA para o núcleo e os compoñentes externos

 Fonte de alimentación de liñas de E/S VDDIO de 3,3 V, fonte de alimentación de flash VDDFLASH de 3,3 V independente

 Fuente de alimentación de núcleo VDDCORE de 1,8 V con detector de caída

 Funcionamento totalmente estático: ata 55 MHz a 1,65 V e 85 °C nas peores condicións

 Dispoñible en paquetes LQFP Green de 100 derivacións e TFBGA Green de 100 bolas