Microcontroladores ARM FS32K146HFT0VLHT MCU S32K146 M4F Memoria Flash de 1 MB de RAM y 128 KB

• Características de funcionamento
– Rango de tensión: de 2,7 V a 5,5 V
– Rango de temperatura ambiente: de -40 °C a 105 °C paraModo HSRUN, de -40 °C a 150 °C para o modo RUN

• Núcleo Arm™ Cortex-M4F/M0+, CPU de 32 bits
– Admite unha frecuencia de ata 112 MHz (modo HSRUN)con 1,25 Dhrystone MIPS por MHz
– Núcleo Arm baseado na arquitectura Armv7 eThumb®-2 ISA
– Procesador de sinal dixital integrado (DSP)
– Controlador de interrupcións vectorizadas aniñadas configurable(NVIC)
– Unidade de coma flotante de precisión simple (FPU)

• Interfaces de reloxo
– Oscilador externo rápido (SOSC) de 4 a 40 MHz con ataa entrada de reloxo cadrada externa de CC de 50 MHzmodo de reloxo externo
– Oscilador RC interno rápido de 48 MHz (FIRC)
– Oscilador RC interno lento de 8 MHz (SIRC)
– Oscilador de baixa potencia (LPO) de 128 kHz
– Bloqueo por fase do sistema ata 112 MHz (HSRUN)Bucle (SPLL)
– Ata 20 MHz TCLK e 25 MHz SWD_CLK
– Reloxo externo con contador en tempo real de 32 kHz(RTC_CLKIN)

• Xestión de enerxía
– Núcleo Arm Cortex-M4F/M0+ de baixo consumo conexcelente eficiencia enerxética
– Controlador de xestión de enerxía (PMC) con variosmodos de alimentación: HSRUN, RUN, STOP, VLPR eVLPS. Nota: Escrituras CSEc (seguridade) ou EEPROM/borrar activará as bandeiras de erro no modo HSRUN (112MHz) porque este caso de uso non está permitidoexecutarse simultaneamente. O dispositivo terá quecambiar ao modo RUN (80 MHz) para executar CSEc(Seguridade) ou escritura/borrado en EEPROM.
– Compatibilidade coa porta de reloxo e o funcionamento de baixo consumoperiféricos específicos.

• Memoria e interfaces de memoria
– Ata 2 MB de memoria flash de programa con ECC
– FlexNVM de 64 KB para memoria flash de datos con ECCe emulación de EEPROM. Nota: CSEc (Seguridade) ouAs escrituras/borrados de EEPROM activarán indicadores de erro enModo HSRUN (112 MHz) porque este caso de uso énon se permite a execución simultanea. O dispositivoterá que cambiar ao modo RUN (80 MHz) paraexecutar escrituras/borrado CSEc (seguridade) ou EEPROM.
– Ata 256 KB de SRAM con ECC
– Ata 4 KB de FlexRAM para usar como SRAM ouEmulación de EEPROM
– Ata 4 KB de caché de código para minimizar o rendementoimpacto das latencias de acceso á memoria
– QuadSPI con soporte HyperBus™

• Analóxico de sinal mixto
– Ata dous convertidores analóxico-dixitais de 12 bits(ADC) con ata 32 entradas analóxicas de canle pormódulo
– Un comparador analóxico (CMP) con memoria interna de 8 bitsConversor dixital-analóxico (DAC)

• Funcionalidade de depuración
– Combina o porto de depuración JTAG por cable serie (SWJ-DP)
– Depuración de vixilancia e rastrexo (DWT)
– Macrocélula de traza de instrumentación (ITM)
– Unidade de interface de porto de proba (TPIU)
– Unidade de parche e punto de interrupción flash (FPB)

• Interface home-máquina (HMI)
– Ata 156 pines GPIO con funcionalidade de interrupción
– Interrupción non enmascarable (NMI)

• Interfaces de comunicación
– Ata tres módulos de receptor/transmisor asíncrono universal de baixa potencia (LPUART/LIN) con soporte DMAe baixa dispoñibilidade de enerxía
– Ata tres módulos de interface periférica serie de baixa potencia (LPSPI) con soporte DMA e baixa dispoñibilidade de enerxía
– Ata dous módulos de circuíto interintegrado de baixa potencia (LPI2C) con soporte DMA e baixa dispoñibilidade de potencia
– Ata tres módulos FlexCAN (con soporte opcional para CAN-FD)
– Módulo FlexIO para a emulación de protocolos de comunicación e periféricos (UART, I2C, SPI, I2S, LIN, PWM, etc.).
– Ata unha Ethernet de 10/100 Mbps con compatibilidade con IEEE1588 e dous módulos de interface de audio síncrona (SAI).

• Seguridade e protección
– O motor de servizos criptográficos (CSEc) implementa un conxunto completo de funcións criptográficas como se describe noEspecificación funcional SHE (Extensión de hardware segura). Nota: As escrituras/borrados de CSEc (seguridade) ou EEPROM farán
activar indicadores de erro no modo HSRUN (112 MHz) porque este caso de uso non se pode executar simultaneamente. OO dispositivo terá que cambiar ao modo RUN (80 MHz) para executar CSEc (seguridade) ou escrituras/borrado de EEPROM.
– Número de identificación único (ID) de 128 bits
– Código corrector de erros (ECC) en memorias flash e SRAM
– Unidade de protección da memoria do sistema (MPU do sistema)
– Módulo de comprobación de redundancia cíclica (CRC)
– Organismo de vixilancia interno (WDOG)
– Módulo de vixilancia externa (EWM)

• Temporización e control
– Ata oito módulos FlexTimers (FTM) de 16 bits independentes, que ofrecen ata 64 canles estándar (IC/OC/PWM)
– Un temporizador de baixo consumo de 16 bits (LPTMR) con control de activación flexible
– Dous bloques de retardo programables (PDB) con sistema de disparo flexible
– Un temporizador de interrupción de baixa potencia (LPIT) de 32 bits con 4 canles
– Contador en tempo real de 32 bits (RTC)

• Paquete
– QFN de 32 pines, LQFP de 48 pines, LQFP de 64 pines, LQFP de 100 pines, MAPBGA de 100 pines, LQFP de 144 pines, encapsulado LQFP de 176 pinesopcións

• DMA de 16 canles con ata 63 fontes de solicitude mediante DMAMUX