LCMXO1200C-3TN144I FPGA – Matriz de porta programable de campo 1200 LUTs 113 IO 1.8/2.5/3.3V -3 Spd I
♠ Descrición do produto
| Atributo do produto | Valor do atributo |
| Fabricante: | Enreixado |
| Categoría do produto: | FPGA - Matriz de porta programable de campo |
| RoHS: | Detalles |
| Serie: | LCMXO1200C |
| Número de elementos lóxicos: | 1200 LE |
| Número de E/S: | 113 E/S |
| Tensión de alimentación - mín.: | 1,71 V |
| Tensión de alimentación - Máx.: | 3.465 V |
| Temperatura mínima de funcionamento: | - 40 C |
| Temperatura máxima de funcionamento: | + 100 C |
| Taxa de datos: | - |
| Número de transceptores: | - |
| Estilo de montaxe: | SMD/SMT |
| Paquete/Estuche: | TQFP-144 |
| Embalaxe: | Bandexa |
| Marca: | Enreixado |
| RAM distribuída: | 6,4 kbit |
| RAM de bloques incorporados - EBR: | 9,2 kbit |
| Altura: | 1,4 mm |
| Lonxitude: | 20 mm |
| Frecuencia de funcionamento máxima: | 500 MHz |
| Sensible á humidade: | Si |
| Número de bloques de matriz lóxica - LAB: | 150 LABORATORIOS |
| Corrente de subministración de funcionamento: | 21 mA |
| Tensión de alimentación de funcionamento: | 1,8 V/2,5 V/3,3 V |
| Tipo de produto: | FPGA - Matriz de porta programable de campo |
| Cantidade do paquete de fábrica: | 60 |
| Subcategoría: | CI lóxicos programables |
| Memoria total: | 15,6 kbit |
| Ancho: | 20 mm |
| Peso unitario: | 1.319 g |
Non volátil, infinitamente reconfigurable
• Encendido instantáneo: acende en microsegundos
• Chip único, sen necesidade de memoria de configuración externa
• Excelente seguridade de deseño, sen fluxo de bits para interceptar
• Reconfigure a lóxica baseada en SRAM en milisegundos
• SRAM e memoria non volátil programables a través do porto JTAG
• Soporta programación en segundo plano de memoria non volátil
Modo de sono
• Permite unha redución de corrente estática ata 100x
Reconfiguración TransFR™ (TFR)
• Actualización da lóxica no campo mentres o sistema funciona
Alta densidade de E/S a lóxica
• De 256 a 2280 LUT4
• De 73 a 271 E/S con amplas opcións de paquetes
• Admite migración de densidade
• Embalaxe sen chumbo/compatible con RoHS
Memoria integrada e distribuída
• Ata 27,6 Kbits de RAM de bloques incorporados sysMEM™
• Ata 7,7 Kbits de RAM distribuída
• Lóxica de control FIFO dedicada
Buffer de E/S flexible
• O búfer sysIO™ programable admite unha ampla gama de interfaces:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
- LVTTL
- PCI
– LVDS, Bus-LVDS, LVPECL, RSDS
PLL sysCLOCK™
• Ata dous PLL analóxicos por dispositivo
• Multiplicación, división e cambio de fase do reloxo
Soporte a nivel de sistema
• Escaneo de límites do estándar IEEE 1149.1
• Oscilador a bordo
• Os dispositivos funcionan con fonte de alimentación de 3,3 V, 2,5 V, 1,8 V ou 1,2 V
• Programación no sistema compatible con IEEE 1532
