LCMXO2-4000HC-4TG144C Matriz de porta programable de campo 4320 LUTs 115 IO 3,3 V 4 Velocidades
♠ Descrición do produto
| Atributo do produto | Valor do atributo |
| Fabricante: | Enreixado |
| Categoría do produto: | FPGA - Matriz de porta programable de campo |
| RoHS: | Detalles |
| Serie: | LCMXO2 |
| Número de elementos lóxicos: | 4320 LE |
| Número de E/S: | 114 E/S |
| Tensión de alimentación - mín.: | 2.375 V |
| Tensión de alimentación - Máx.: | 3,6 V |
| Temperatura mínima de funcionamento: | 0 C |
| Temperatura máxima de funcionamento: | + 85 C |
| Taxa de datos: | - |
| Número de transceptores: | - |
| Estilo de montaxe: | SMD/SMT |
| Paquete/Estuche: | TQFP-144 |
| Embalaxe: | Bandexa |
| Marca: | Enreixado |
| RAM distribuída: | 34 kbit |
| RAM de bloques incorporados - EBR: | 92 kbit |
| Frecuencia de funcionamento máxima: | 269 MHz |
| Sensible á humidade: | Si |
| Número de bloques de matriz lóxica - LAB: | 540 LABORATORIO |
| Corrente de subministración de funcionamento: | 8,45 mA |
| Tensión de alimentación de funcionamento: | 2,5 V/3,3 V |
| Tipo de produto: | FPGA - Matriz de porta programable de campo |
| Cantidade do paquete de fábrica: | 60 |
| Subcategoría: | CI lóxicos programables |
| Memoria total: | 222 kbit |
| Nome comercial: | MachXO2 |
| Peso unitario: | 0,046530 oz |
1. Arquitectura lóxica flexible
Seis dispositivos con 256 a 6864 LUT4 e 18 a 334E/S
2. Dispositivos de ultra baixa potencia
Proceso avanzado de baixa potencia de 65 nm
Poder en espera de tan baixo como 22 μW
E/S diferencial programable de baixa oscilación
Modo de espera e outras opcións de aforro de enerxía
3. Memoria integrada e distribuída
RAM de bloques incorporados sysMEM™ de ata 240 kbits
Ata 54 kbits de RAM distribuída
Lóxica de control FIFO dedicada
4. Memoria flash de usuario no chip
Ata 256 kbits de memoria flash de usuario
100.000 ciclos de escritura
Accesible a través de WISHBONE, SPI, I2C e JTAGinterfaces
Pódese usar como PROM de procesador suave ou como Flashmemoria
5. Fonte sincrónica predeseñadaE/S
Rexistros DDR en celas de E/S
Lóxica de engrenaxes dedicada
Engrenaxe 7:1 para E/S de pantalla
DDR xenérico, DDRX2, DDRX4
Memoria dedicada DDR/DDR2/LPDDR con DQSapoiar
6. Alto rendemento, búfer de E/S flexible
O búfer sysI/O™ programable admite unha ampla gamagama de interfaces:
LVCMOS 3.3/2.5/1.8/1.5/1.2
LVTTL
PCI
LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
SSTL 25/18
HSTL 18
MIPI D-PHY emulado
Entradas de disparo Schmitt, histéresis de ata 0,5 V
E/S admite hot socketing
Terminación diferencial no chip
Modo pull-up ou pull-down programable
7. Reloxo flexible no chip
Oito reloxos primarios
Ata dous reloxos de borde para E/S de alta velocidadeinterfaces (só lados superior e inferior)
Ata dous PLL analóxicos por dispositivo con n fraccionalsíntese de frecuencia
Amplio rango de frecuencias de entrada (7 MHz a 400MHz)
8. Non volátil, infinitamente reconfigurable
Encendido instantáneo: acende en microsegundos
Solución segura dun só chip
Programable mediante JTAG, SPI ou I2C
Soporta programación en segundo plano de non volátilesmemoria
Arranque dual opcional con memoria SPI externa
9. Reconfiguración TransFR™
Actualización da lóxica no campo mentres o sistema funciona
10. Apoio a nivel de sistema mellorado
Funcións endurecidas en chip: SPI, I2C,temporizador/contador
Oscilador no chip cunha precisión do 5,5%.
TraceID único para o seguimento do sistema
Modo programable unha vez (OTP).
Alimentación única con funcionamento prolongadorango
Escaneo de límites do estándar IEEE 1149.1
Programación no sistema conforme a IEEE 1532
11. Ampla gama de opcións de paquetes
TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA,Opcións do paquete fpBGA, QFN
Opcións de paquetes de pequena pegada
Tan pequeno como 2,5 mm x 2,5 mm
Admite migración de densidade
Embalaxe avanzado sen halóxenos
