LCMXO640C-3TN144I FPGA: matriz de portas programables en campo, 640 LUTS, 113 E/S
♠ Descrición do produto
| Atributo do produto | Valor do atributo |
| Fabricante: | Celosía |
| Categoría do produto: | FPGA - Matriz de portas programables en campo |
| Directiva RoHS: | Detalles |
| Serie: | LCMXO640C |
| Número de elementos lóxicos: | 640 libras esterlinas |
| Número de E/S: | 113 E/S |
| Tensión de alimentación - Mín.: | 1,71 V |
| Tensión de alimentación - Máx.: | 3,465 V |
| Temperatura mínima de funcionamento: | - 40 °C |
| Temperatura máxima de funcionamento: | + 100 °C |
| Velocidade de datos: | - |
| Número de transceptores: | - |
| Estilo de montaxe: | SMD/SMT |
| Paquete/Caixa: | TQFP-144 |
| Embalaxe: | Bandexa |
| Marca: | Celosía |
| RAM distribuída: | 6,1 kbits |
| Altura: | 1,4 milímetros |
| Lonxitude: | 20 milímetros |
| Frecuencia máxima de funcionamento: | 500 MHz |
| Sensible á humidade: | Si |
| Número de bloques de matriz lóxica - LABs: | 80 LAB |
| Corrente de subministración operativa: | 17 mA |
| Tensión de alimentación de funcionamento: | 1,8 V/2,5 V/3,3 V |
| Tipo de produto: | FPGA - Matriz de portas programables en campo |
| Cantidade do paquete de fábrica: | 60 |
| Subcategoría: | Circuitos integrados de lóxica programable |
| Memoria total: | 6,1 kbits |
| Largura: | 20 milímetros |
| Peso unitario: | 1,319 gramos |
Non volátil, infinitamente reconfigurable
• Acendido instantáneo: acende en microsegundos
• Chip único, non se require memoria de configuración externa
• Excelente seguridade de deseño, sen fluxo de bits para interceptar
• Reconfigurar a lóxica baseada en SRAM en milisegundos
• SRAM e memoria non volátil programables a través do porto JTAG
• Admite a programación en segundo plano da memoria non volátil
Modo de repouso
• Permite unha redución da corrente estática de ata 100 veces
Reconfiguración de TransFR™ (TFR)
• Actualización da lóxica no campo mentres o sistema funciona
Alta densidade de E/S a lóxica
• De 256 a 2280 LUT4
• De 73 a 271 E/S con amplas opcións de paquetes
• Compatible coa migración de densidade
• Envases sen chumbo/conformes á RoHS
Memoria integrada e distribuída
• Ata 27,6 Kbits de RAM en bloque integrada sysMEM™
• Ata 7,7 Kbits de RAM distribuída
• Lóxica de control FIFO dedicada
Búfer de E/S flexible
• O búfer sysIO™ programable admite unha ampla gama de interfaces:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
– PCI
– LVDS, LVDS de barra, LVPECL, RSDS
PLL sysCLOCK™
• Ata dous PLL analóxicos por dispositivo
• Multiplicación, división e cambio de fase do reloxo
Soporte a nivel de sistema
• Exploración de límites segundo o estándar IEEE 1149.1
• Oscilador integrado
• Os dispositivos funcionan cunha fonte de alimentación de 3,3 V, 2,5 V, 1,8 V ou 1,2 V
• Programación no sistema compatible con IEEE 1532
