Microcontroladores LPC1850FET180,551 ARM – MCU Cortex-M3 200 kB SRAM 200 kB SRAM

• Núcleo do procesador: procesador ARM Cortex-M3 (versión r2p1), que funciona en frecuencias de ata 180 MHz.

– Unidade de protección de memoria (MPU) integrada ARM Cortex-M3 que admite oito rexións.

– Controlador de interrupción vectorial anidado (NVIC) integrado ARM Cortex-M3.

– Entrada de interrupción non enmascarable (NMI).

- Depuración de cables JTAG e serie, rastrexo en serie, oito puntos de interrupción e catro puntos de vixilancia.

– Compatibilidade con Enhanced Trace Module (ETM) e Enhanced Trace Buffer (ETB).

- Temporizador do sistema.

• Memoria no chip

– 200 kB SRAM para uso de código e datos.

– Múltiples bloques SRAM con acceso ao bus separado.

– ROM de 64 kB que contén código de arranque e controladores de software no chip.

– Memoria programable única (OTP) de 64 bits + 256 bits para uso xeral.

• Unidade de xeración de reloxos

– Oscilador de cristal cun rango de funcionamento de 1 MHz a 25 MHz.

– Oscilador RC interno de 12 MHz recortado cun 1,5 % de precisión sobre a temperatura e a tensión.

– Oscilador de cristal RTC de potencia ultra baixa.

– Tres PLL permiten o funcionamento da CPU ata a velocidade máxima da CPU sen necesidade dun cristal de alta frecuencia.O segundo PLL está dedicado ao USB de alta velocidade, o terceiro PLL pódese usar como PLL de audio.

- Saída do reloxo

• Periféricos dixitais configurables:

– Subsistema de temporizador configurable de estado (SCTimer/PWM) en AHB.

- Global Input Multiplexer Array (GIMA) permite interconectar varias entradas e saídas a periféricos controlados por eventos como temporizadores, SCTimer/PWM e ADC0/1

• Interfaces serie:

– Quad SPI Flash Interface (SPIFI) con datos de 1, 2 ou 4 bits a velocidades de ata 52 MB por segundo.

– 10/100T Ethernet MAC con interfaces RMII e MII e soporte DMA para un alto rendemento con baixa carga da CPU.Compatibilidade coa marca de tempo IEEE 1588/estampa de tempo avanzada (IEEE 1588-2008 v2).

– Unha interface de host/dispositivo/OTG USB 2.0 de alta velocidade con soporte DMA e PHY de alta velocidade en chip (USB0).

– Unha interface de host/dispositivo USB 2.0 de alta velocidade con compatibilidade con DMA, PHY de velocidade completa en chip e interface ULPI a un PHY externo de alta velocidade (USB1).

– Software de proba eléctrica da interface USB incluído na pila USB ROM.

– Catro UART 550 con soporte DMA: un UART con interface de módem completa;un UART con interface IrDA;tres USART admiten o modo síncrono UART e unha interface de tarxeta intelixente conforme á especificación ISO7816.

– Ata dous controladores C_CAN 2.0B cunha canle cada un.O uso do controlador C_CAN exclúe o funcionamento de todos os outros periféricos conectados á mesma ponte de bus. Consulte a Figura 1 e a Ref.2.

– Dous controladores SSP con FIFO e soporte multiprotocolo.Ambos SSP con soporte DMA.

– Unha interface de bus I2C de modo rápido Plus con modo de monitor e con pins de E/S de drenaxe aberto conforme á especificación completa do bus I2C.Admite velocidades de datos de ata 1 Mbit/s.

– Unha interface de bus I2C estándar con modo de monitor e pins de E/S estándar.

– Dúas interfaces I2S con soporte DMA, cada unha cunha entrada e unha saída.

• Periféricos dixitais:

– Controlador de memoria externo (EMC) que admite dispositivos externos SRAM, ROM, flash NOR e SDRAM.

– Controlador LCD con soporte DMA e unha resolución de pantalla programable de ata 1024 H

– 768 V. Admite paneis STN monocromáticos e de cor e paneis de cor TFT;admite 1/2/4/8 bpp Color Look-Up Table (CLUT) e mapeo directo de píxeles de 16/24 bits.

– Interface de tarxeta de saída de entrada dixital segura (SD/MMC).

– O controlador DMA de propósito xeral de oito canles pode acceder a todas as memorias do AHB e a todos os escravos AHB compatibles con DMA.

– Ata 164 pinos de entrada/saída de propósito xeral (GPIO) con resistencias de extracción/abaixa configurables.

– Os rexistros GPIO están situados no AHB para un acceso rápido.Os portos GPIO teñen soporte DMA.

– Pódense seleccionar ata oito pinos GPIO de todos os pinos GPIO como fontes de interrupción sensibles ao bordo e ao nivel.

– Dous módulos de interrupción de grupo GPIO permiten unha interrupción baseada nun patrón programable de estados de entrada dun grupo de pinos GPIO.

– Catro contadores/temporizadores de propósito xeral con capacidades de captura e coincidencia.

– Un PWM de control de motor para control de motor trifásico.

– Interface de codificador de cuadratura (QEI).

– Temporizador de interrupción repetitiva (temporizador RI).

- Temporizador de control de fiestra.

– Reloxo en tempo real (RTC) de potencia ultra baixa nun dominio de enerxía separado con 256 bytes de rexistros de copia de seguridade alimentados por batería.

- Temporizador de alarma;pode ser alimentado por batería.

• Periféricos analóxicos:

– Un DAC de 10 bits con soporte DMA e unha taxa de conversión de datos de 400 kMostras/s.

– Dous ADC de 10 bits con soporte DMA e unha taxa de conversión de datos de 400 kMostras/s.Ata oito canles de entrada por ADC.

• ID único para cada dispositivo.

• Potencia:

– Fonte de alimentación única de 3,3 V (2,2 V a 3,6 V) con regulador de voltaxe interno no chip para a fonte principal e o dominio de alimentación RTC.

– O dominio de alimentación RTC pódese alimentar por separado mediante unha fonte de batería de 3 V.

- Catro modos de enerxía reducida: Sleep, Deep-sleep, Power-down e Deep power-off.

– Activación do procesador desde o modo de suspensión mediante interrupcións de activación de varios periféricos.

– Despertar dos modos de sono profundo, apagado e apagado profundo mediante interrupcións e interrupcións externas xeradas por bloques alimentados por batería no dominio de enerxía RTC.

– Detección de fallo con catro limiares separados para interrupción e reinicio forzado.

- Restablecemento de encendido (POR).

• Dispoñible como paquetes LQFP de 144 pinos e como paquetes BGA de 256, 180 e 100 pinos.

• Industriais

• Lectores RFID

• Consumidor

• e-Metering

• Electrodomésticos