Un novo tipo de chip de memoria ferroeléctrico baseado en hafnio desenvolvido e deseñado por Liu Ming, académico do Instituto de Microelectrónica, foi presentado na Conferencia Internacional de Circuítos de Estado Sólido (ISSCC) do IEEE en 2023, o nivel máis alto de deseño de circuítos integrados.
A memoria non volátil integrada de alto rendemento (eNVM) ten unha gran demanda para os chips SOC en electrónica de consumo, vehículos autónomos, control industrial e dispositivos perimetrais para a Internet das Cousas. A memoria ferroeléctrica (FeRAM) ten as vantaxes dunha alta fiabilidade, un consumo de enerxía ultrabaixo e unha alta velocidade. Úsase amplamente en grandes cantidades de gravación de datos en tempo real, lectura e escritura frecuente de datos, baixo consumo de enerxía e produtos SoC/SiP integrados. A memoria ferroeléctrica baseada en material PZT alcanzou a produción en masa, pero o seu material é incompatible coa tecnoloxía CMOS e é difícil de reducir, o que leva a que o proceso de desenvolvemento da memoria ferroeléctrica tradicional se vexa seriamente dificultado e a integración integrada precise dun soporte de liña de produción separado, difícil de popularizar a grande escala. A miniaturabilidade da nova memoria ferroeléctrica baseada en hafnio e a súa compatibilidade coa tecnoloxía CMOS convértena nun punto de interese común na investigación académica e na industria. A memoria ferroeléctrica baseada en hafnio considerouse unha importante dirección de desenvolvemento da próxima xeración de novas memorias. Na actualidade, a investigación da memoria ferroeléctrica baseada en hafnio aínda presenta problemas como a fiabilidade insuficiente da unidade, a falta dun deseño de chip con circuíto periférico completo e unha maior verificación do rendemento a nivel de chip, o que limita a súa aplicación en eNVM.
Co obxectivo de abordar os desafíos aos que se enfronta a memoria ferroeléctrica integrada baseada en hafnio, o equipo do académico Liu Ming do Instituto de Microelectrónica deseñou e implementou por primeira vez no mundo o chip de proba FeRAM de magnitude megab baseado na plataforma de integración a grande escala de memoria ferroeléctrica baseada en hafnio compatible con CMOS, e completou con éxito a integración a grande escala do condensador ferroeléctrico HZO no proceso CMOS de 130 nm. Propóñense un circuíto de control de escritura asistido por ECC para a detección de temperatura e un circuíto amplificador sensible para a eliminación automática de desprazamentos, e conséguense unha durabilidade de 1012 ciclos e un tempo de escritura de 7 ns e de lectura de 5 ns, que son os mellores niveis rexistrados ata o de agora.
O artigo “Unha FeRAM integrada baseada en HZO de 9 Mb con resistencia de 1012 ciclos e lectura/escritura de 5/7 ns usando actualización de datos asistida por ECC” baséase nos resultados e o amplificador de detección con cancelación de desprazamento “foi seleccionado na ISSCC 2023, e o chip foi seleccionado na sesión de demostración da ISSCC para ser exhibido na conferencia. Yang Jianguo é o primeiro autor do artigo e Liu Ming é o autor correspondente.
O traballo relacionado conta co apoio da Fundación Nacional de Ciencias Naturais da China, do Programa Nacional Clave de Investigación e Desenvolvemento do Ministerio de Ciencia e Tecnoloxía e do Proxecto Piloto de Clase B da Academia Chinesa das Ciencias.
(Foto do chip FeRAM baseado en hafnio de 9 Mb e da proba de rendemento do chip)
Data de publicación: 15 de abril de 2023
