SPC5675KFF0MMS2 Microcontroladores de 32 bits MCU 2MFlash 512KSRAM EBI
♠ Descrición do produto
Atributo do produto | Valor do atributo |
Fabricante: | NXP |
Categoría do produto: | Microcontroladores de 32 bits - MCU |
RoHS: | Detalles |
Serie: | MPC5675K |
Estilo de montaxe: | SMD/SMT |
Paquete/Estuche: | BGA-473 |
Núcleo: | e200z7d |
Tamaño da memoria do programa: | 2 MB |
Tamaño da RAM de datos: | 512 kB |
Ancho do bus de datos: | 32 bits |
Resolución ADC: | 12 bits |
Frecuencia de reloxo máxima: | 180 MHz |
Tensión de alimentación - mín.: | 1,8 V |
Tensión de alimentación - Máx.: | 3,3 V |
Temperatura mínima de funcionamento: | - 40 C |
Temperatura máxima de funcionamento: | + 125 C |
Cualificación: | AEC-Q100 |
Embalaxe: | Bandexa |
Tensión de alimentación analóxica: | 3,3 V/5 V |
Marca: | NXP Semicondutores |
Tipo de RAM de datos: | SRAM |
Tensión de E/S: | 3,3 V |
Sensible á humidade: | Si |
Serie de procesadores: | MPC567xK |
Produto: | MCU |
Tipo de produto: | Microcontroladores de 32 bits - MCU |
Tipo de memoria do programa: | Flash |
Cantidade do paquete de fábrica: | 420 |
Subcategoría: | Microcontroladores - MCU |
Temporizadores de Watchdog: | Temporizador Watchdog |
Parte # Aliases: | 935310927557 |
Peso unitario: | 0,057260 oz |
♠ Microcontrolador MPC5675K
O microcontrolador MPC5675K, unha solución SafeAssure, é unControlador integrado de 32 bits deseñado para controladores avanzadossistemas de asistencia con RADAR, imaxes CMOS, LIDARe sensores ultrasónicos e control de motor trifásico múltipleaplicacións como nos vehículos eléctricos híbridos (HEV) enaplicacións industriais de alta temperatura e automoción.
Membro da familia MPC5500/5600 de NXP Semiconductor,contén a Power Architecture compatible con Book Enúcleo tecnolóxico con codificación de lonxitude variable (VLE).Istoo núcleo cumpre coa arquitectura de potencia integradacategoría e é 100 por cento compatible co modo de usuarioArquitectura de conxunto de instrucións de usuario de Power PC™ orixinal (UISA).Ofrece un rendemento do sistema ata catro veces superior ao seuMPC5561 predecesor, ao tempo que che ofrece a fiabilidade efamiliaridade coa probada tecnoloxía Power Architecture.
Un conxunto completo de hardware e softwareferramentas de desenvolvemento están dispoñibles para axudar a simplificar e acelerardeseño do sistema.O apoio ao desenvolvemento está dispoñible desdeprincipais provedores de ferramentas que proporcionan compiladores, depuradores eentornos de desenvolvemento de simulación.
• E200z7d de dobre núcleo de alto rendemento
— CPU de tecnoloxía Power Architecture de 32 bits
— Frecuencia central de ata 180 MHz
- Núcleo de dobre emisión
- Codificación de lonxitude variable (VLE)
— Unidade de xestión de memoria (MMU) con 64 entradas
— Caché de instrucións de 16 KB e caché de datos de 16 KB
• Memoria dispoñible
— Ata 2 MB de memoria flash de código con ECC
— Memoria flash de datos de 64 KB con ECC
— Ata 512 KB de SRAM no chip con ECC
• Concepto innovador de seguridade SIL3/ASILD: modo LockStep e protección de seguridade
— Esfera de replicación (SoR) para compoñentes clave
— Unidades de verificación de redundancia nas saídas do SoR conectadas a FCCU
- Unidade de detección e control de avarías (FCCU)
— Autoproba integrada no tempo de arranque para a memoria (MBIST) e a lóxica (LBIST) desencadeada polo hardware
— Autoproba integrada no tempo de arranque para ADC e memoria flash
— Temporizador de control de seguridade mellorada replicado
— Sensor de temperatura de substrato de silicio
- Interrupción non enmascarable (NMI)
— Unidade de protección de memoria de 16 rexións (MPU)
- Unidades de vixilancia do reloxo (CMU)
- Unidade de xestión de enerxía (PMU)
— Unidades de verificación de redundancia cíclica (CRC).
• Modo paralelo desacoplado para o uso de alto rendemento de núcleos replicados
• Interface Nexus Class 3+
• Interrupcións
— Controlador de interrupción de 16 prioridades replicado
• GPIO programables individualmente como entrada, saída ou función especial
• 3 unidades eTimer de propósito xeral (6 canles cada unha)
• 3 unidades FlexPWM con catro canles de 16 bits por módulo
• Interfaces de comunicacións
— 4 módulos LINFlex
— 3 módulos DSPI con xeración automática de selección de chip
— 4 interfaces FlexCAN (2.0B Active) con 32 obxectos de mensaxe
— Módulo FlexRay (V2.1) con dobre canle, ata 128 obxectos de mensaxe e ata 10 Mbit/s
- Controlador Fast Ethernet (FEC)
- 3 I2Módulos C
• Catro conversores analóxico a dixital (ADC) de 12 bits
— 22 canles de entrada
— Unidade de disparo cruzado programable (CTU) para sincronizar a conversión ADC con temporizador e PWM
• Interface de bus externo
• Controlador de memoria DDR externo de 16 bits
• Interface dixital paralela (PDI)
• Cargador de arranque CAN/UART no chip
• Capaz de funcionar cunha única fonte de tensión de 3,3 V
— 3.3 Módulos só V: E/S, osciladores, memoria flash
— Módulos de 3,3 V ou 5 V: ADC, alimentación a VREG interno
— Rango de alimentación 1,8–3,3 V: DRAM/PDI
• Rango de temperatura da unión de funcionamento –40 a 150 °C