TMS320F2812PGFA Procesadores e controladores de sinal dixital DSP DSC 32Bit Digital Sig Controller w/Flash

• Tecnoloxía CMOS estática de alto rendemento
– 150 MHz (tempo de ciclo de 6,67 ns)
- Baixa potencia (núcleo de 1,8 V a 135 MHz,Núcleo de 1,9 V a 150 MHz, deseño 3,3 VI/O).

• Soporte de exploración de límites JTAG
– Estándar IEEE 1149.1-1990 Estándar IEEEProbar o porto de acceso e a exploración de límitesArquitectura

• CPU de 32 bits de alto rendemento (TMS320C28x)
– Operacións MAC 16 × 16 e 32 × 32
– 16 × 16 MAC dual
– Arquitectura de autobuses de Harvard
– Operacións atómicas
– Resposta e procesamento rápido das interrupcións
– Modelo de programación de memoria unificada
– Alcance lineal do programa/datos de 4M
– Código eficiente (en C/C++ e ensamblaxe)
– Código fonte do procesador TMS320F24x/LF240xcompatible

• Memoria no chip
– Ata 128K × 16 flash(Catro sectores de 8K × 16 e seis de 16K × 16)
– ROM OTP 1K × 16
– L0 e L1: 2 bloques de 4K × 16 RAM de acceso único (SARAM)
– H0: 1 bloque de 8K × 16 SARAM
– M0 e M1: 2 bloques de 1K × 16 cada SARAM

• ROM de inicio (4K × 16)
– Con modos de arranque de software
– Táboas matemáticas estándar

• Interface externa (F2812)
– Máis de 1 M × 16 de memoria total
– Estados de espera programables
– Temporización estroboscópica de lectura/escritura programable
– Tres fichas seleccionadas individuais

• Endianness: Little endian

• Control do reloxo e do sistema
– Oscilador no chip
– Módulo de temporizador Watchdog

• Tres interrupcións externas

• Peripheral Interrupt Expansion (PIE) bloquea isoadmite 45 interrupcións periféricas

• Tres temporizadores de CPU de 32 bits

• Chave/bloqueo de seguranza de 128 bits
– Protexe flash/OTP e L0/L1 SARAM
– Evita a enxeñaría inversa do firmware

• Periféricos de control motor
- Dous xestores de eventos (EVA, EVB)
- Compatible con dispositivos 240xA

• Periféricos de porto serie
- Interfaz periférica en serie (SPI)
- Dúas interfaces de comunicación en serie (SCI),UART estándar
- Rede de área de controlador mellorada (eCAN)
- Porto serie con búfer multicanle (McBSP)

• ADC de 12 bits, 16 canles
– Multiplexor de entrada de 2 × 8 canles
- Dúas mostras e retencións
– Conversións simples/simultáneas
– Taxa de conversión rápida: 80 ns/12,5 MSPS

• Ata 56 pinos de E/S de propósito xeral (GPIO).

• Funcións de emulación avanzadas
– Funcións de análise e punto de interrupción
– Depuración en tempo real mediante hardware

• As ferramentas de desenvolvemento inclúen
– Compilador/ensamblador/enlazador ANSI C/C++
– Code Composer Studio™ IDE
- DSP/BIOS™
– Controladores de escaneo JTAG

• Estándar IEEE 1149.1-1990 Estándar IEEEProbar o porto de acceso e a exploración de límitesArquitectura

• Modos de baixo consumo e aforro de enerxía
- Soporta os modos IDLE, STANDBY, HALT
– Desactivar os reloxos periféricos individuais

• Opcións do paquete
– MicroStar BGA™ de 179 bolas con memoria externainterface (GHH, ZHH) (F2812)
– Paquete plano cuádruple de perfil baixo de 176 pines (LQFP) coninterface de memoria externa (PGF) (F2812)
– LQFP de 128 pines sen memoria externainterface (PBK) (F2810, F2811)

• Opcións de temperatura
– A: –40 °C a 85 °C (GHH, ZHH, PGF, PBK)
– S: –40 °C a 125 °C (GHH, ZHH, PGF, PBK)
– Q: –40 °C a 125 °C (PGF, PBK)(Cualificación AEC-Q100 para automoción
aplicacións)

• Sistemas avanzados de asistencia ao condutor (ADAS)

• Automatización de edificios

• Punto de venda electrónico

• Vehículo eléctrico/vehículo eléctrico híbrido (EV/HEV)tren motriz

• Automatización de fábricas

• Infraestrutura de rede

• Transporte industrial

• Medicina, saúde e fitness

• Accionamentos de motor

• Entrega de enerxía

• Infraestruturas de telecomunicacións

• Proba e medición