TMS320F2812PGFA Procesadores e controladores de sinal dixital DSP DSC Controlador de sinatura dixital de 32 bits con flash

• Tecnoloxía CMOS estática de alto rendemento
– 150 MHz (tempo de ciclo de 6,67 ns)
– Baixo consumo (núcleo de 1,8 V a 135 MHz,Núcleo de 1,9 V a 150 MHz, deseño de 3,3 V/O

• Compatibilidade coa dixitalización de límites de JTAG
– Norma IEEE 1149.1-1990 Norma IEEEProba de porto de acceso e exploración de límitesArquitectura

• CPU de 32 bits de alto rendemento (TMS320C28x)
– Operacións MAC de 16 × 16 e 32 × 32
– MAC dual 16 × 16
– Arquitectura de autobuses de Harvard
– Operacións atómicas
- Resposta e procesamento rápidos ás interrupcións
– Modelo de programación de memoria unificada
– Alcance de enderezo de programa/datos lineal de 4M
– Eficiente en código (en C/C++ e Assembly)
– Código fonte do procesador TMS320F24x/LF240xcompatible

• Memoria no chip
– Ata 128K × 16 memoria flash(Catro sectores de 8K × 16 e seis de 16K × 16)
– ROM OTP de 1K × 16
– L0 e L1: 2 bloques de 4K × 16 cada un de RAM de acceso único (SARAM)
– H0: 1 bloque de 8K × 16 SARAM
– M0 e M1: 2 bloques de 1K × 16 cada un de SARAM

• ROM de arranque (4K × 16)
– Con modos de arranque por software
– Táboas matemáticas estándar

• Interface externa (F2812)
– Máis de 1M × 16 de memoria total
– Estados de espera programables
– Temporización estroboscópica de lectura/escritura programable
– Tres seleccións individuais de chips

• Endianidade: Little endian

• Control do reloxo e do sistema
– Oscilador no chip
– Módulo temporizador Watchdog

• Tres interrupcións externas

• Bloque de expansión de interrupcións periféricas (PIE) queadmite 45 interrupcións periféricas

• Tres temporizadores de CPU de 32 bits

• Chave/fechadura de seguridade de 128 bits
– Protexe flash/OTP e SARAM L0/L1
– Impide a enxeñaría inversa do firmware

• Periféricos de control de motores
– Dous xestores de eventos (EVA, EVB)
– Compatible con dispositivos 240xA

• Periféricos de porto serie
– Interface periférica serie (SPI)
– Dúas interfaces de comunicación en serie (SCI),UART estándar
– Rede de área de controlador mellorada (eCAN)
– Porto serie con búfer multicanle (McBSP)

• ADC de 12 bits, 16 canles
– Multiplexor de entrada de 2 × 8 canles
– Dous modos de mostraxe e retención
– Conversións únicas/simultáneas
– Taxa de conversión rápida: 80 ns/12,5 MSPS

• Ata 56 pines de E/S de propósito xeral (GPIO)

• Funcións de emulación avanzadas
– Funcións de análise e puntos de interrupción
– Depuración en tempo real a través do hardware

• As ferramentas de desenvolvemento inclúen
– Compilador/ensamblador/enlazador ANSI C/C++
– IDE de Code Composer Studio™
– DSP/BIOS™
– Controladores de dixitalización JTAG

• Norma IEEE 1149.1-1990 Norma IEEEProba de porto de acceso e exploración de límitesArquitectura

• Modos de baixo consumo e aforro de enerxía
– Modos IDLE, STANDBY e HALT compatibles
– Desactivar os reloxos periféricos individuais

• Opcións de paquetes
– MicroStar BGA™ de 179 bolas con memoria externainterface (GHH, ZHH) (F2812)
– Moeble plano cuádruple de perfil baixo de 176 pines (LQFP) coninterface de memoria externa (PGF) (F2812)
– LQFP de 128 pines sen memoria externainterface (PBK) (F2810, F2811)

• Opcións de temperatura
– A: –40 °C a 85 °C (GHH, ZHH, PGF, PBK)
– S: –40 °C a 125 °C (GHH, ZHH, PGF, PBK)
– Q: –40 °C a 125 °C (PGF, PBK)(Cualificación AEC-Q100 para automoción
aplicacións)

• Sistemas avanzados de asistencia á condución (ADAS)

• Automatización de edificios

• Punto de venda electrónico

• Vehículo eléctrico/vehículo híbrido eléctrico (EV/HEV)tren de potencia

• Automatización de fábricas

• Infraestrutura de rede

• Transporte industrial

• Medicina, saúde e fitness

• Accionamentos de motor

• Entrega de enerxía

• Infraestrutura de telecomunicacións

• Probas e medicións