TMS320VC5509AZAY Procesadores e controladores de sinal dixital – DSP, DSC Procesador de sinal dixital de punto fixo 179-NFBGA -40 a 85

Descrición curta:

Fabricantes: Texas Instruments
Categoría de produto: Procesadores e controladores de sinal dixital - DSP, DSC
Folla de datos:TMS320VC5509AZAY
Descrición: DSP - Procesadores e controladores de sinal dixital
Estado RoHS: RoHS Compliant


Detalle do produto

características

Aplicacións

Etiquetas de produtos

♠ Descrición do produto

Atributo do produto Valor do atributo
Fabricante: Texas Instruments
Categoría do produto: Procesadores e controladores de sinal dixital - DSP, DSC
RoHS: Detalles
Produto: DSP
Serie: TMS320VC5509A
Estilo de montaxe: SMD/SMT
Paquete/Estuche: NFBGA-179
Núcleo: C55x
Número de núcleos: 1 Núcleo
Frecuencia de reloxo máxima: 200 MHz
Memoria de instrucións de caché L1: -
Memoria de datos caché L1: -
Tamaño da memoria do programa: 64 kB
Tamaño da RAM de datos: 256 kB
Tensión de alimentación de funcionamento: 1,6 V
Temperatura mínima de funcionamento: - 40 C
Temperatura máxima de funcionamento: + 85 C
Embalaxe: Bandexa
Marca: Texas Instruments
Tipo de instrución: Punto fixo
Tipo de interface: I2C
Sensible á humidade: Si
Tipo de produto: DSP - Procesadores e controladores de sinal dixital
Cantidade do paquete de fábrica: 160
Subcategoría: Procesadores e controladores integrados
Tensión de alimentación - Máx.: 1,65 V
Tensión de alimentación - mín.: 1,55 V
Temporizadores de Watchdog: Temporizador Watchdog

♠ Procesador de sinal dixital de punto fixo TMS320VC5509A

O procesador de sinal dixital (DSP) de punto fixo TMS320VC5509A baséase no núcleo do procesador da CPU da xeración TMS320C55x DSP.A arquitectura C55x™ DSP consegue un alto rendemento e baixa potencia grazas ao aumento do paralelismo e ao foco total na redución da disipación de enerxía.A CPU admite unha estrutura de bus interna que está composta por un bus de programa, tres buses de lectura de datos, dous buses de escritura de datos e buses adicionais dedicados á actividade de periféricos e DMA.Estes buses ofrecen a capacidade de realizar ata tres lecturas de datos e dúas escrituras de datos nun só ciclo.En paralelo, o controlador DMA pode realizar ata dúas transferencias de datos por ciclo independentemente da actividade da CPU.

A CPU C55x proporciona dúas unidades de acumulación múltiple (MAC), cada unha capaz de multiplicar 17 bits x 17 bits nun só ciclo.Unha unidade aritmética/lóxica (ALU) central de 40 bits está soportada por unha ALU adicional de 16 bits.O uso das ALU está baixo o control do conxunto de instrucións, proporcionando a capacidade de optimizar a actividade paralela e o consumo de enerxía.Estes recursos xestionanse na Unidade de enderezos (AU) e na Unidade de datos (DU) da CPU C55x.

A xeración C55x DSP admite un conxunto de instrucións de ancho de bytes variable para mellorar a densidade de código.A Unidade de Instrución (IU) realiza a obtención de programas de 32 bits da memoria interna ou externa e coloca instrucións en cola para a Unidade de Programa (PU).A Unidade de Programas descodifica as instrucións, dirixe as tarefas aos recursos de AU e DU e xestiona a canalización totalmente protexida.A capacidade de ramificación preditiva evita os lavados da canalización na execución de instrucións condicionais.

As funcións de entrada e saída de propósito xeral e o A/D de 10 bits proporcionan pins suficientes para o estado, as interrupcións e as E/S de bits para pantallas LCD, teclados e interfaces multimedia.A interface paralela funciona en dous modos, xa sexa como escravo dun microcontrolador mediante o porto HPI ou como interface multimedia paralela usando o EMIF asíncrono.Os medios en serie son compatibles con dous periféricos MultiMedia Card/Secure Digital (MMC/SD) e tres McBSP.

O conxunto de periféricos 5509A inclúe unha interface de memoria externa (EMIF) que proporciona acceso sen cola a memorias asíncronas como EPROM e SRAM, así como a memorias de alta velocidade e alta densidade como DRAM síncrona.Os periféricos adicionais inclúen Universal Serial Bus (USB), reloxo en tempo real, temporizador watchdog, interface I2C multi-master e escravo.Tres portos serie búfer multicanle de dúplex completo (McBSP) proporcionan unha interface sen cola a unha variedade de dispositivos serie estándar do sector e comunicación multicanle con ata 128 canles habilitadas por separado.A interface de porto de host (HPI) mellorada é unha interface paralela de 16 bits que se usa para proporcionar acceso ao procesador host a 32K bytes de memoria interna no 5509A.O HPI pódese configurar en modo multiplexado ou non multiplexado para proporcionar unha interface sen cola a unha gran variedade de procesadores anfitrións.O controlador DMA proporciona movemento de datos para seis contextos de canles independentes sen intervención da CPU, proporcionando un rendemento DMA de ata dúas palabras de 16 bits por ciclo.Tamén se inclúen dous temporizadores de propósito xeral, ata oito pinos de E/S de propósito xeral (GPIO) dedicados e a xeración de reloxos de bucle de bloqueo de fase dixital (DPLL).

O 5509A é compatible co galardoado eXpressDSP™, Code Composer Studio™ Integrated Development Environment (IDE), DSP/BIOS™, o estándar de algoritmos de Texas Instruments e a rede de terceiros máis grande do sector.O Code Composer Studio IDE presenta ferramentas de xeración de código que inclúen un compilador C e Visual Linker, un simulador, controladores de dispositivos de emulación RTDX™, XDS510™ e módulos de avaliación.O 5509A tamén é compatible coa biblioteca C55x DSP, que conta con máis de 50 núcleos de software fundamentais (filtros FIR, filtros IIR, FFT e varias funcións matemáticas), así como bibliotecas de soporte para placas e chips.

O núcleo DSP TMS320C55x foi creado cunha arquitectura aberta que permite a adición de hardware específico da aplicación para aumentar o rendemento en algoritmos específicos.As extensións de hardware do 5509A logran o equilibrio perfecto entre o rendemento das funcións fixas e a flexibilidade programable, ao tempo que logran un baixo consumo de enerxía e un custo que tradicionalmente era difícil de atopar no mercado dos procesadores de vídeo.As extensións permiten que o 5509A ofreza un rendemento de códec de vídeo excepcional con máis da metade do seu ancho de banda dispoñible para realizar funcións adicionais como conversión de espazo de cor, operacións de interface de usuario, seguridade, TCP/IP, recoñecemento de voz e conversión de texto a voz.Como resultado, un único DSP 5509A pode alimentar a maioría das aplicacións de vídeo dixital portátiles con espazo de procesamento de sobra.Para obter máis información, consulte a Referencia do programador de extensións de hardware TMS320C55x para aplicacións de imaxe/vídeo (número de literatura SPRU098).Para obter máis información sobre o uso da biblioteca de procesamento de imaxes DSP, consulte a Referencia do programador da biblioteca de procesamento de imaxes/vídeo TMS320C55x (número de literatura SPRU037).


  • Anterior:
  • Seguinte:

  • • Procesador de sinal dixital TMS320C55x™ de punto fixo de alto rendemento e baixa potencia

    − Tempo de ciclo de instrución de 9,26, 6,95 e 5 ns

    − Frecuencia de reloxo de 108, 144 e 200 MHz

    − Unha/Dúas instrucións executadas por ciclo

    − Multiplicadores dobres [Ata 400 millóns de multiplicadores por segundo (MMACS)]

    − Dúas unidades aritméticas/lóxicas (ALU)

    − Tres buses de lectura de datos/operandos internos e dous buses de escritura de datos/operandos internos

    • 128 K x 16 bits de RAM no chip, composto por:

    − 64K bytes de RAM de acceso dual (DARAM) 8 bloques de 4K × 16 bits

    − 192 K bytes de RAM de acceso único (SARAM) 24 bloques de 4K × 16 bits

    • 64 K bytes de ROM nun chip de estado de espera (32 K × 16 bits)

    • Espazo de memoria externo direccionable máximo de 8 M × 16 bits (DRAM síncrona)

    • Memoria de bus paralelo externo de 16 bits que admite:

    − Interface de memoria externa (EMIF) con capacidades GPIO e interface sen cola para:

    − RAM estática asíncrona (SRAM)

    − EPROM asíncrona

    - DRAM síncrona (SDRAM)

    − Interfaz de porto de host (EHPI) mellorada paralela de 16 bits con capacidades GPIO

    • Control programable de baixa potencia de seis dominios funcionais de dispositivos

    • Lóxica de emulación baseada en dixitalización en chip

    • Periféricos no chip

    − Dous temporizadores de 20 bits

    − Temporizador Watchdog

    − Controlador de acceso directo á memoria (DMA) de seis canles

    − Tres portos serie que admiten unha combinación de:

    − Ata 3 portos serie con búfer multicanle (McBSP)

    − Ata 2 interfaces de tarxetas MultiMedia/Secure Digital

    − Xerador de reloxo de bucle de bloqueo de fase programable

    − Sete (LQFP) ou oito (BGA) pins de E/S de propósito xeral (GPIO) e un pin de saída de propósito xeral (XF)

    − Porto escravo USB de velocidade total (12 Mbps) que admite transferencias masivas, interrupcións e isócronas

    − Interface de circuíto integrado (I2C) multi-mestre e escravo

    −Reloxo en tempo real (RTC) con entrada de cristal, dominio de reloxo separado, fonte de alimentación separada

    − 4 canles (BGA) ou 2 canles (LQFP) 10 bits de aproximación sucesiva A/D

    • Lóxica de exploración de límites IEEE Std 1149.1† (JTAG).

    • Paquetes:

    − Paquete plano cuádruple de perfil baixo de 144 terminais (LQFP) (sufixo PGE)

    − MicroStar BGA™ de 179 terminais (matriz de reixa esférica) (sufixo GHH)

    − MicroStar BGA™ sen plomo de 179 terminais (matriz de reixa de bolas) (sufixo ZHH)

    • Núcleo de 1,2 V (108 MHz), 2,7 V – 3,6 VI/Os

    • Núcleo de 1,35 V (144 MHz), 2,7 V – 3,6 VI/Os

    • Núcleo de 1,6 V (200 MHz), 2,7 V – 3,6 VI/Os

    • Sistema híbrido, eléctrico e de tren de potencia (EV/HEV)

    - Sistema de xestión da batería (BMS)

    -Cargador a bordo

    – Inversor de tracción

    - Convertidor DC/DC

    – Arrancador/xerador

    Produtos relacionados