LCMXO2-2000HC-4BG256C FPGA: Matriz de portas programables en campo, 2112 LUT, 207 E/S, 3,3 V e 4 velocidades
♠ Descrición do produto
| Atributo do produto | Valor do atributo |
| Fabricante: | Celosía |
| Categoría do produto: | FPGA - Matriz de portas programables en campo |
| Directiva RoHS: | Detalles |
| Serie: | LCMXO2 |
| Número de elementos lóxicos: | 2112 LE |
| Número de E/S: | 206 E/S |
| Tensión de alimentación - Mín.: | 2,375 V |
| Tensión de alimentación - Máx.: | 3,6 V |
| Temperatura mínima de funcionamento: | 0 °C |
| Temperatura máxima de funcionamento: | + 85 °C |
| Velocidade de datos: | - |
| Número de transceptores: | - |
| Estilo de montaxe: | SMD/SMT |
| Paquete/Caixa: | CABGA-256 |
| Embalaxe: | Bandexa |
| Marca: | Celosía |
| RAM distribuída: | 16 kbits |
| Memoria RAM de bloque integrada - EBR: | 74 kbits |
| Frecuencia máxima de funcionamento: | 269 MHz |
| Sensible á humidade: | Si |
| Número de bloques de matriz lóxica - LABs: | 264 LAB |
| Corrente de subministración operativa: | 4,8 mA |
| Tensión de alimentación de funcionamento: | 2,5 V/3,3 V |
| Tipo de produto: | FPGA - Matriz de portas programables en campo |
| Cantidade do paquete de fábrica: | 119 |
| Subcategoría: | Circuitos integrados de lóxica programable |
| Memoria total: | 170 kbits |
| Nome comercial: | MachXO2 |
| Peso unitario: | 0,429319 onzas |
1. Arquitectura lóxica flexible
• Seis dispositivos con de 256 a 6864 LUT4 e de 18 a 334 E/S Dispositivos de consumo ultrabaixo
• Proceso avanzado de baixo consumo de 65 nm
• Tan baixa como 22 µW de potencia en espera
• E/S diferenciais de baixa oscilación programables
• Modo de espera e outras opcións de aforro de enerxía 2. Memoria integrada e distribuída
• Ata 240 kbits de RAM en bloque integrada sysMEM™
• Ata 54 kbits de RAM distribuída
• Lóxica de control FIFO dedicada
3. Memoria flash de usuario no chip
• Ata 256 kbits de memoria flash de usuario
• 100.000 ciclos de escritura
• Accesible a través de interfaces WISHBONE, SPI, I2C e JTAG
• Pódese usar como PROM de procesador de software ou como memoria Flash
4. E/S síncrona de fonte prediseñada
• Rexistros DDR en celas de E/S
• Lóxica de engrenaxes dedicada
• Engrenaxe 7:1 para E/S de pantalla
• DDR xenérico, DDRX2, DDRX4
• Memoria DDR/DDR2/LPDDR dedicada con soporte DQS
5. Búfer de E/S flexible e de alto rendemento
• O búfer sysIO™ programable admite unha ampla gama de interfaces:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
– PCI
– LVDS, LVDS de bus, MLVDS, RSDS, LVPECL
– SSTL 25/18
– HSTL 18
– Entradas de disparo Schmitt, ata histérese de 0,5 V
• As E/S admiten a conexión en quente
• Terminación diferencial no chip
• Modo de subida ou baixada programable
6. Reloxo flexible no chip
• Oito reloxos primarios
• Ata dous reloxos de bordo para interfaces de E/S de alta velocidade (só nos lados superior e inferior)
• Ata dous PLL analóxicos por dispositivo con síntese de frecuencia fraccionaria de n
– Ampla gama de frecuencias de entrada (de 7 MHz a 400 MHz)
7. Non volátil, infinitamente reconfigurable
• Acendido instantáneo
– acende en microsegundos
• Solución segura dun só chip
• Programable mediante JTAG, SPI ou I2C
• Admite a programación en segundo plano de non-vola
8. memoria de teselas
• Arranque dual opcional con memoria SPI externa
9. Reconfiguración de TransFR™
• Actualización da lóxica no campo mentres o sistema funciona
10. Soporte mellorado a nivel de sistema
• Funcións reforzadas no chip: SPI, I2C, temporizador/contador
• Oscilador integrado con precisión do 5,5 %
• TraceID único para o seguimento do sistema
• Modo programable unha soa vez (OTP)
• Fonte de alimentación única con rango de funcionamento ampliado
• Exploración de límites segundo o estándar IEEE 1149.1
• Programación no sistema compatible con IEEE 1532
11. Ampla gama de opcións de paquetes
• Opcións de paquetes TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA, fpBGA e QFN
• Opcións de paquetes de tamaño reducido
– Tan pequeno como 2,5 mm x 2,5 mm
• Compatible coa migración de densidade
• Envasado avanzado sen halóxenos
