LCMXO2-2000HC-4BG256C FPGA – Matriz de porta programable de campo 2112 LUTs 207 IO 3.3V 4 Velocidades
♠ Descrición do produto
| Atributo do produto | Valor do atributo |
| Fabricante: | Enreixado |
| Categoría do produto: | FPGA - Matriz de porta programable de campo |
| RoHS: | Detalles |
| Serie: | LCMXO2 |
| Número de elementos lóxicos: | 2112 LE |
| Número de E/S: | 206 E/S |
| Tensión de alimentación - mín.: | 2.375 V |
| Tensión de alimentación - Máx.: | 3,6 V |
| Temperatura mínima de funcionamento: | 0 C |
| Temperatura máxima de funcionamento: | + 85 C |
| Taxa de datos: | - |
| Número de transceptores: | - |
| Estilo de montaxe: | SMD/SMT |
| Paquete/Estuche: | CABGA-256 |
| Embalaxe: | Bandexa |
| Marca: | Enreixado |
| RAM distribuída: | 16 kbit |
| RAM de bloques incorporados - EBR: | 74 kbit |
| Frecuencia de funcionamento máxima: | 269 MHz |
| Sensible á humidade: | Si |
| Número de bloques de matriz lóxica - LAB: | 264 LABORATORIO |
| Corrente de subministración de funcionamento: | 4,8 mA |
| Tensión de alimentación de funcionamento: | 2,5 V/3,3 V |
| Tipo de produto: | FPGA - Matriz de porta programable de campo |
| Cantidade do paquete de fábrica: | 119 |
| Subcategoría: | CI lóxicos programables |
| Memoria total: | 170 kbit |
| Nome comercial: | MachXO2 |
| Peso unitario: | 0,429319 onzas |
1. Arquitectura lóxica flexible
• Seis dispositivos con 256 a 6864 LUT4 e 18 a 334 E/S Dispositivos de potencia ultra baixa
• Proceso avanzado de baixa potencia de 65 nm
• Tan baixo como 22 µW de potencia en espera
• E/S diferenciais programables de baixa oscilación
• Modo de espera e outras opcións de aforro de enerxía 2. Memoria integrada e distribuída
• Ata 240 kbits de RAM de bloques incorporados sysMEM™
• Ata 54 kbits de RAM distribuída
• Lóxica de control FIFO dedicada
3. Memoria flash de usuario no chip
• Ata 256 kbits de memoria flash de usuario
• 100.000 ciclos de escritura
• Accesible mediante interfaces WISHBONE, SPI, I2 C e JTAG
• Pódese usar como PROM de procesador suave ou como memoria Flash
4. E/S síncrona de fontes predeseñadas
• Rexistros DDR en celas de E/S
• Lóxica de engrenaxes dedicada
• Gearing 7:1 para E/S de pantalla
• DDR xenérico, DDRX2, DDRX4
• Memoria dedicada DDR/DDR2/LPDDR con soporte DQS
5. Alto rendemento, búfer de E/S flexible
• O búfer sysIO™ programable admite unha ampla gama de interfaces:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
- LVTTL
- PCI
– LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
– SSTL 25/18
- HSTL 18
– Entradas de disparo Schmitt, histéresis de ata 0,5 V
• As E/S admiten o hot socket
• Terminación diferencial no chip
• Modo pull-up ou pull-down programable
6. Reloxo flexible no chip
• Oito reloxos primarios
• Ata dous reloxos de borde para interfaces de E/S de alta velocidade (só os lados superior e inferior)
• Ata dous PLL analóxicos por dispositivo con síntese de frecuencia fraccionaria n
- Amplio rango de frecuencias de entrada (7 MHz a 400 MHz)
7. Non volátil, infinitamente reconfigurable
• Encendido instantáneo
- enciende en microsegundos
• Solución segura dun só chip
• Programable mediante JTAG, SPI ou I2 C
• Soporta programación en segundo plano de non-vola
8.memoria de tellas
• Arranque dual opcional con memoria SPI externa
9. Reconfiguración TransFR™
• Actualización da lóxica no campo mentres o sistema funciona
10. Apoio a nivel de sistema mellorado
• Funcións endurecidas en chip: SPI, I2 C, temporizador/ contador
• Oscilador no chip cunha precisión do 5,5%.
• TraceID único para o seguimento do sistema
• Modo programable unha vez (OTP).
• Fonte de alimentación única con rango de funcionamento ampliado
• Exploración de límites do estándar IEEE 1149.1
• Programación no sistema compatible con IEEE 1532
11. Ampla gama de opcións de paquetes
• Opcións do paquete TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA, fpBGA, QFN
• Opcións de paquete de pegada pequena
– Tan pequeno como 2,5 mm x 2,5 mm
• Admite migración de densidade
• Embalaxe avanzado sen halóxenos
