Microcontroladores ARM LPC2468FBD208 Microcontroladores dun só chip de 16/32 bits;
♠ Descrición do produto
| Atributo do produto | Valor de atribución |
| Fabricante: | NXP |
| Categoría do produto: | Microcontroladores ARM - MCU |
| Directiva RoHS: | Detalles |
| Estilo de montaxe: | SMD/SMT |
| Núcleo: | ARM7TDMI-S |
| Tamaño da memoria do programa: | 512 kB |
| Ancho do bus de datos: | 32 bits/16 bits |
| Resolución do convertidor de sinal analóxica a dixital (ADC): | 10 bits |
| Frecuencia máxima do reloxo: | 72 MHz |
| Número de entradas / saídas: | 160 E/S |
| Tamaño da RAM de datos: | 98 kB |
| Voltaxe de alimentación - Mín.: | 3,3 V |
| Voltaxe de alimentación - Máx.: | 3,3 V |
| Temperatura de traballo mínima: | - 40 °C |
| Temperatura de traballo máxima: | + 85 °C |
| Empaquetado: | Bandexa |
| Marca: | Semicondutores NXP |
| Sensibles á humidade: | Si |
| Tipo de produto: | Microcontroladores ARM - MCU |
| Cantidade de empaque de fábrica: | 180 |
| Subcategoría: | Microcontroladores - MCU |
| Alias das pezas nº: | 935282457557 |
♠LPC2468 Microchip dun só chip de 16/32 bits; flash de 512 kB, Ethernet, CAN, ISP/IAP, dispositivo/host/OTG USB 2.0, interface de memoria externa
NXP Semiconductors deseñou o microcontrolador LPC2468 arredor dun núcleo de CPU ARM7TDMI-S de 16/32 bits con interfaces de depuración en tempo real que inclúen JTAG e rastrexo integrado. O LPC2468 ten 512 kB de memoria flash de alta velocidade no chip.memoria.
Esta memoria flash inclúe unha interface de memoria especial de 128 bits de ancho e unha arquitectura de acelerador que permite que a CPU execute instrucións secuenciais desde a memoria flash á frecuencia máxima de reloxo do sistema de 72 MHz. Esta característica édispoñible só na familia de produtos de microcontroladores ARM LPC2000.
O LPC2468 pode executar instrucións ARM de 32 bits e Thumb de 16 bits. A compatibilidade cos dous conxuntos de instrucións significa que os enxeñeiros poden optar por optimizar a súa aplicación paraxa sexa o rendemento ou o tamaño do código a nivel de subrutina. Cando o núcleo executa instrucións no estado Thumb, pode reducir o tamaño do código en máis dun 30 % cunha pequena perda de rendemento, mentres que a execución de instrucións no estado ARM maximiza o núcleo.rendemento.
O microcontrolador LPC2468 é ideal para aplicacións de comunicación multipropósito. Incorpora un controlador de acceso a medios (MAC) Ethernet 10/100, un controlador de dispositivo/host/OTG USB de velocidade completa con 4 kB de RAM de punto final, catroUART, dous canais de rede de área de controlador (CAN), unha interface SPI, dous portos serie síncronos (SSP), tres interfaces I2C e unha interface I2S. Esta colección de interfaces de comunicacións serie está apoiada polas seguintes característicascompoñentes; un oscilador de precisión interno de 4 MHz no chip, 98 kB de RAM total que consiste en 64 kB de SRAM local, 16 kB de SRAM para Ethernet, 16 kB de SRAM para DMA de propósito xeral, 2 kB de SRAM alimentada por batería e unha memoria externaControlador (EMC).
Estas características fan que este dispositivo sexa ideal para pasarelas de comunicación e conversores de protocolo. Complementando os moitos controladores de comunicación en serie, as versátiles capacidades de reloxo e as funcións de memoria son varias.Temporizadores de 32 bits, un ADC de 10 bits mellorado, un DAC de 10 bits, dúas unidades PWM, catro pines de interrupción externos e ata 160 liñas GPIO rápidas.
O LPC2468 conecta 64 dos pines GPIO ao controlador de interrupcións vectoriais (VIC) baseado en hardware, o que significa que estesAs entradas externas poden xerar interrupcións activadas por flanco. Todas estas características fan que o LPC2468 sexa especialmente axeitado para sistemas de control industrial e médicos.
Procesador ARM7TDMI-S, que funciona a ata 72 MHz.
Memoria de programa flash integrada en chip de 512 kB con capacidades de programación no sistema (ISP) e programación na aplicación (IAP). A memoria de programa flash está no bus local ARM para un acceso á CPU de alto rendemento.
A SRAM integrada en chip de 98 kB inclúe:
64 kB de SRAM no bus local ARM para acceso á CPU de alto rendemento.
SRAM de 16 kB para a interface Ethernet. Tamén se pode usar como SRAM de propósito xeral.
16 kB de SRAM para uso DMA de propósito xeral, tamén accesible por USB.
Almacenamento de datos SRAM de 2 kB alimentado polo dominio de alimentación do reloxo en tempo real (RTC).
O sistema de bus de alto rendemento (AHB) dual avanzado permite a execución simultánea de DMA Ethernet, DMA USB e programas desde a memoria flash integrada no chip sen conflito.
EMC ofrece compatibilidade con dispositivos de memoria estática asíncrona como RAM, ROM e flash, así como con memorias dinámicas como a SDRAM de velocidade de datos única.
Controlador de interrupcións vectorizadas (VIC) avanzado, que admite ata 32 interrupcións vectorizadas.
Controladora DMA de propósito xeral (GPDMA) en AHB que se pode usar co SSP, o bus I2S e a interface SD/MMC, así como para transferencias de memoria a memoria.
Interfaces serie:
MAC Ethernet con interface MII/RMII e controlador DMA asociado. Estas funcións residen nun AHB independente.
Controlador/host/OTG de dobre porto USB 2.0 de velocidade completa con PHY integrado e controlador DMA asociado.
Catro UART con xeración de velocidade en baudios fraccionaria, un con E/S de control por módem, un con soporte IrDA, todos con FIFO.
Controlador CAN con dous canais.
Controlador SPI.
Dous controladores SSP, con capacidades FIFO e multiprotocolo. Un deles é alternativo para o porto SPI, compartindo a súa interrupción. Os SSP pódense usar co controlador GPDMA.
Tres interfaces de bus I2C (unha con dreno aberto e dúas con pines de porto estándar).
Interface I2S (Inter-IC Sound) para entrada ou saída de audio dixital. Pódese usar co GPDMA.
Outros periféricos:
Interface para tarxetas de memoria SD/MMC.
160 pines de E/S de propósito xeral con resistencias de pull-up/down configurables.
ADC de 10 bits con multiplexación de entrada entre 8 pines.
DAC de 10 bits.
Catro temporizadores/contadores de uso xeral con 8 entradas de captura e 10 saídas de comparación. Cada bloque de temporizador ten unha entrada de reconto externa.
Dous bloques PWM/temporizadores con soporte para o control de motores trifásicos. Cada PWM ten entradas de contaxe externas.
RTC con dominio de potencia separado. A fonte de reloxo pode ser o oscilador RTC ou o reloxo APB.
2 kB de SRAM alimentada polo pin de alimentación RTC, o que permite almacenar datos cando o resto do chip está apagado.
Temporizador WatchDog (WDT). O WDT pode sincronizarse desde o oscilador RC interno, o oscilador RTC ou o reloxo APB.
Interface estándar de proba/depuración ARM para compatibilidade coas ferramentas existentes.
O módulo de rastrexo de emulación admite o rastrexo en tempo real.
Fonte de alimentación única de 3,3 V (3,0 V a 3,6 V).
Catro modos de consumo reducido: inactivo, repouso, apagado e apagado profundo.
Catro entradas de interrupción externas configurables como sensibles a bordos/nivel. Todos os pines do porto 0 e do porto 2 pódense usar como fontes de interrupción sensibles a bordos.
Activación do procesador desde o modo de apagado mediante calquera interrupción capaz de funcionar durante o modo de apagado (inclúe interrupcións externas, interrupcións RTC, actividade USB, interrupción de activación Ethernet, actividade do bus CAN, interrupción do pino do porto 0/2). Dous dominios de alimentación independentes permiten o axuste fino do consumo de enerxía segundo as características necesarias.
Cada periférico ten o seu propio divisor de reloxo para un maior aforro de enerxía. Estes divisores axudan a reducir a potencia activa entre un 20 % e un 30 %.
Detección de caída de tensión con limiares separados para interrupcións e reinicio forzado.
Reinicio ao acender no chip. Oscilador de cristal no chip cun rango operativo de 1 MHz a 25 MHz.
Oscilador RC interno de 4 MHz axustado a unha precisión do 1 % que se pode usar opcionalmente como reloxo do sistema. Cando se usa como reloxo da CPU, non permite que se executen CAN nin USB.
O PLL integrado permite o funcionamento da CPU ata a velocidade máxima da CPU sen necesidade dun cristal de alta frecuencia. Pode executarse desde o oscilador principal, o oscilador RC interno ou o oscilador RTC.
Exploración de límites para probas simplificadas da placa.
As versátiles seleccións de funcións de pines permiten máis posibilidades para usar funcións periféricas no chip.
Control industrial
Sistemas médicos
Conversor de protocolos
Comunicacións
