Microcontroladores SPC5644AF0MLU2 de 32 bits: MCU 32BIT3MB Flsh192KRAM
♠ Descrición do produto
| Atributo do produto | Valor do atributo |
| Fabricante: | NXP |
| Categoría do produto: | Microcontroladores de 32 bits - MCU |
| Directiva RoHS: | Detalles |
| Serie: | MPC5644A |
| Estilo de montaxe: | SMD/SMT |
| Núcleo: | e200z4 |
| Tamaño da memoria do programa: | 4 MB |
| Tamaño da RAM de datos: | 192 kB |
| Largura do bus de datos: | 32 bits |
| Frecuencia máxima de reloxo: | 120 MHz |
| Temperatura mínima de funcionamento: | - 40 °C |
| Temperatura máxima de funcionamento: | + 125 °C |
| Cualificación: | AEC-Q100 |
| Embalaxe: | Bandexa |
| Marca: | Semicondutores NXP |
| Sensible á humidade: | Si |
| Serie de procesadores: | MPC5644A |
| Tipo de produto: | Microcontroladores de 32 bits - MCU |
| Cantidade do paquete de fábrica: | 200 |
| Subcategoría: | Microcontroladores - MCU |
| Alias de número de peza: | 935321662557 |
| Peso unitario: | 1,868 gramos |
♠ Microcontroladores de 32 bits - MCU
O núcleo do procesador anfitrión e200z4 do microcontrolador está construído sobre a tecnoloxía Power Architecture® e deseñado especificamente para aplicacións integradas. Ademais da tecnoloxía Power Architecture, este núcleo admite instrucións para o procesamento de sinais dixitais (DSP). O MPC5644A ten dous niveis de xerarquía de memoria que constan de 8 KB de caché de instrucións, respaldada por 192 KB de SRAM no chip e 4 MB de memoria flash interna.
O MPC5644A inclúe unha interface de bus externa e tamén un bus de calibración ao que só se pode acceder cando se usa o sistema de calibración Freescale VertiCal. Este documento describe as características do MPC5644A e destaca as características eléctricas e físicas importantes do dispositivo.
• Núcleo de arquitectura de enerxía e200z4 de 150 MHz
— Codificación de instrucións de lonxitude variable (VLE)
— Arquitectura superescalar con 2 unidades de execución
— Ata 2 instrucións enteiras ou de coma flotante por ciclo
— Ata 4 operacións de multiplicación e acumulación por ciclo
• Organización da memoria
— 4 MB de memoria flash integrada en chip con ECC e lectura mentres se escribe (RWW)
— 192 KB de SRAM integrada no chip con funcionalidade de reserva (32 KB) e ECC
— Caché de instrucións de 8 KB (con bloqueo de liña), configurable como de 2 ou 4 vías
— 14 + 3 KB de RAM de código e datos eTPU
— Interruptor de barra transversal 5 ✖ 4 (XBAR)
— MMU de 24 entradas
— Interface de bus externo (EBI) con porto escravo e mestre
• Protección a proba de fallos
— Unidade de protección de memoria (MPU) de 16 entradas
— Unidade CRC con 3 submódulos
— Sensor de temperatura da unión
• Interrupcións
— Controlador de interrupcións configurable (con NMI)
— DMA de 64 canles
• Canles en serie
— 3 ✖ eSCI
— 3 ✖ DSPI (2 dos cales admiten Micro Second Channel [MSC] descendente)
— 3 ✖ FlexCAN con 64 mensaxes cada un
— 1 ✖ Módulo FlexRay (V2.1) ata 10 Mbit/s con canle dual ou única e 128 obxectos de mensaxe e ECC
• 1 ✖ eMIOS: 24 canles unificadas
• 1 ✖ eTPU2 (eTPU de segunda xeración)
— 32 canles estándar
— 1 ✖ módulo de reacción (6 canles con tres saídas por canle)
• 2 conversores analóxico-dixitais en cola mellorados (eQADC)
— Corenta canles de entrada de 12 bits (multiplexadas en 2 ADC); ampliables a 56 canles con multiplexores externos
— 6 colas de comandos
— Compatibilidade con disparador e DMA
— Tempo mínimo de conversión de 688 ns
• Cargador de arranque CAN/SCI/FlexRay integrado no chip con módulo de asistencia de arranque (BAM)
• Nexus
— Clase 3+ para o núcleo e200z4
— Clase 1 para a eTPU
• JTAG (5 pines)
• Semáforo de desencadeamento de desenvolvemento (DTS)
— Rexistro de semáforos (32 bits) e un rexistro de identificación
— Usado como parte dun protocolo de adquisición de datos activado
— O pin EVTO úsase para comunicarse coa ferramenta externa
• Xeración de reloxos
— Oscilador principal de 4–40 MHz no chip
— FMPLL (bucle de fase bloqueado con modulación de frecuencia) integrado no chip
• Ata 120 liñas de E/S de propósito xeral
— Programable individualmente como entrada, saída ou función especial
— Limiar programable (histerese)
• Modo de redución de enerxía: modos lento, parada e espera
• Esquema de subministración flexible
— Alimentación única de 5 V con balastro externo
— Alimentación externa múltiple: 5 V, 3,3 V e 1,2 V
• Paquetes
— 176 LQFP
— 208 MAPBGA
— 324 TEPBGA
CSP de 496 pines (só ferramenta de calibración)
