SPC5644AF0MLU2 Microcontroladores de 32 bits – MCU 32BIT3MB Flsh192KRAM

Descrición curta:

Fabricante: NXP
Categoría de produto: Microcontroladores de 32 bits - MCU
Folla de datos:SPC5644AF0MLU2
Descrición: IC MCU 32BIT 1.5MB FLASH 144LQFP
Estado RoHS: RoHS Compliant


Detalle do produto

características

Etiquetas de produtos

♠ Descrición do produto

Atributo do produto Valor do atributo
Fabricante: NXP
Categoría do produto: Microcontroladores de 32 bits - MCU
RoHS: Detalles
Serie: MPC5644A
Estilo de montaxe: SMD/SMT
Núcleo: e200z4
Tamaño da memoria do programa: 4 MB
Tamaño da RAM de datos: 192 kB
Ancho do bus de datos: 32 bits
Frecuencia de reloxo máxima: 120 MHz
Temperatura mínima de funcionamento: - 40 C
Temperatura máxima de funcionamento: + 125 C
Cualificación: AEC-Q100
Embalaxe: Bandexa
Marca: NXP Semicondutores
Sensible á humidade: Si
Serie de procesadores: MPC5644A
Tipo de produto: Microcontroladores de 32 bits - MCU
Cantidade do paquete de fábrica: 200
Subcategoría: Microcontroladores - MCU
Parte # Aliases: 935321662557
Peso unitario: 1,868 g

♠ Microcontroladores de 32 bits - MCU

O núcleo do procesador anfitrión e200z4 do microcontrolador está construído na tecnoloxía Power Architecture® e deseñado especificamente para aplicacións integradas.Ademais da tecnoloxía Power Architecture, este núcleo admite instrucións para o procesamento de sinal dixital (DSP).O MPC5644A ten dous niveis de xerarquía de memoria que consiste en 8 KB de caché de instrucións, apoiados por 192 KB de SRAM no chip e 4 MB de memoria flash interna.

O MPC5644A inclúe unha interface de bus externo e tamén un bus de calibración ao que só se pode acceder cando se utiliza o sistema de calibración Freescale VertiCal.Este documento describe as características do MPC5644A e destaca as características físicas e eléctricas importantes do dispositivo.


  • Anterior:
  • Seguinte:

  • • Núcleo de arquitectura de potencia e200z4 de 150 MHz

    - Codificación de instrucións de lonxitude variable (VLE)

    — Arquitectura superescalar con 2 unidades de execución

    — Ata 2 instrucións enteiras ou de coma flotante por ciclo

    — Ata 4 operacións de multiplicación e acumulación por ciclo

    • Organización da memoria

    — 4 MB de memoria flash no chip con ECC e Read While Write (RWW)

    — 192 KB SRAM no chip con función de espera (32 KB) e ECC

    — Caché de instrucións de 8 KB (con bloqueo de liña), configurable como 2 ou 4 vías

    — 14 + 3 KB de código eTPU e RAM de datos

    — Interruptor de barra transversal 5 ✖ 4 (XBAR)

    - MMU de 24 entradas

    — Interface de bus externo (EBI) con porto escravo e mestre

    • Protección contra fallos

    — Unidade de protección de memoria (MPU) de 16 entradas

    — Unidade CRC con 3 submódulos

    - Sensor de temperatura de unión

    • Interrupcións

    - Controlador de interrupción configurable (con NMI)

    - DMA de 64 canles

    • Canles en serie

    — 3 ✖ eSCI

    — 3 ✖ DSPI (dos cales 2 admiten Micro Second Channel [MSC])

    — 3 ✖ FlexCAN con 64 mensaxes cada un

    — 1 ✖ Módulo FlexRay (V2.1) de ata 10 Mbit/s con canle dual ou único e 128 obxectos de mensaxe e ECC

    • 1 ✖ eMIOS: 24 canles unificadas

    • 1 ✖ eTPU2 (eTPU de segunda xeración)

    — 32 canles estándar

    — 1 ✖ módulo de reacción (6 canles con tres saídas por canle)

    • 2 conversores analóxico-dixital en cola mellorados (eQADC)

    — Corenta canles de entrada de 12 bits (multiplexados en 2 ADC);ampliable a 56 canles con multiplexores externos

    — 6 filas de comandos

    — Soporte de disparador e DMA

    — Tempo de conversión mínimo de 688 ns

    • Cargador de arranque CAN/SCI/FlexRay integrado con módulo de asistencia de arranque (BAM)

    • Nexo

    — Clase 3+ para o núcleo e200z4

    — Clase 1 para a eTPU

    • JTAG (5 pines)

    • Development Trigger Semaphore (DTS)

    — Rexistro de semáforos (32 bits) e un rexistro de identificación

    — Utilizado como parte dun protocolo de adquisición de datos activado

    — O pin EVTO úsase para comunicarse coa ferramenta externa

    • Xeración de reloxos

    — Oscilador principal no chip de 4–40 MHz

    — FMPLL no chip (bucle de bloqueo de fase modulado por frecuencia)

    • Ata 120 liñas de E/S de propósito xeral

    — Programable individualmente como entrada, saída ou función especial

    - Limiar programable (histérésis)

    • Modo de redución de enerxía: modos lento, parada e en espera

    • Réxime de subministración flexible

    — Alimentación única de 5 V con balasto externo

    — Alimentación externa múltiple: 5 V, 3,3 V e 1,2 V

    • Paquetes

    — 176 LQFP

    — 208 MAPBGA

    — 324 TEPBGA

    CSP de 496 pinos (só ferramenta de calibración)

    Produtos relacionados