SPC5634MF2MLQ80 Microcontroladores de 32 bits – MCU NXP MCU de 32 bits, núcleo Power Arch, 1,5 MB de flash, 80 MHz, -40/+125 °C, grado automotriz, QFP 144
♠ Descrición do produto
| Atributo do produto | Valor do atributo |
| Fabricante: | NXP |
| Categoría do produto: | Microcontroladores de 32 bits - MCU |
| RoHS: | Detalles |
| Serie: | MPC5634M |
| Estilo de montaxe: | SMD/SMT |
| Paquete/Estuche: | LQFP-144 |
| Núcleo: | e200z3 |
| Tamaño da memoria do programa: | 1,5 MB |
| Tamaño da RAM de datos: | 94 kB |
| Ancho do bus de datos: | 32 bits |
| Resolución ADC: | 2 x 8 bits/10 bits/12 bits |
| Frecuencia de reloxo máxima: | 80 MHz |
| Número de E/S: | 80 E/S |
| Tensión de alimentación - mín.: | 1,14 V |
| Tensión de alimentación - Máx.: | 1,32 V |
| Temperatura mínima de funcionamento: | - 40 C |
| Temperatura máxima de funcionamento: | + 150 C |
| Cualificación: | AEC-Q100 |
| Embalaxe: | Bandexa |
| Tensión de alimentación analóxica: | 5,25 V |
| Marca: | NXP Semicondutores |
| Tipo de RAM de datos: | SRAM |
| Tensión de E/S: | 5,25 V |
| Sensible á humidade: | Si |
| Produto: | MCU |
| Tipo de produto: | Microcontroladores de 32 bits - MCU |
| Tipo de memoria do programa: | Flash |
| Cantidade do paquete de fábrica: | 60 |
| Subcategoría: | Microcontroladores - MCU |
| Temporizadores de Watchdog: | Temporizador Watchdog |
| Parte # Aliases: | 935311091557 |
| Peso unitario: | 1.319 g |
♠ Microcontroladores de 32 bits - MCU
Estes microcontroladores para automóbiles de 32 bits son unha familia de dispositivos system-on-chip (SoC) que contén todas as funcións da familia MPC5500 e moitas características novas xunto coa tecnoloxía CMOS de 90 nm de alto rendemento para proporcionar unha redución substancial do custo por función e unha significativa mellora do rendemento.O núcleo do procesador host avanzado e económico desta familia de controladores para automóbiles está construído na tecnoloxía Power Architecture®.Esta familia contén melloras que melloran o axuste da arquitectura nas aplicacións integradas, inclúe soporte de instrucións adicionais para o procesamento de sinal dixital (DSP), integra tecnoloxías, como unha unidade de procesador de tempo mellorada, un conversor de analóxico a dixital en cola mellorado, unha rede de área de controladores e un sistema de entrada-saída modular mellorado, que son importantes para as aplicacións actuais de tren motriz de gama baixa.Esta familia de dispositivos é unha extensión totalmente compatible coa familia MPC5500 de Freescale.O dispositivo ten un único nivel de xerarquía de memoria que consta de ata 94 KB de SRAM no chip e ata 1,5 MB de memoria flash interna.O dispositivo tamén ten unha interface de bus externo (EBI) para a "calibración".Esta interface de bus externo foi deseñada para soportar a maioría das memorias estándar utilizadas coas familias MPC5xx e MPC55xx.
• Parámetros de funcionamento
— Funcionamento totalmente estático, 0 MHz– 80 MHz (máis un 2 % de modulación de frecuencia – 82 MHz)
— Rango de operación de temperatura de unión de –40 ℃ a 150 ℃
- Deseño de baixa potencia
- Menos de 400 mW de disipación de potencia (nominal)
– Deseñado para a xestión dinámica de enerxía do núcleo e dos periféricos
– Control de reloxo controlado por software dos periféricos
– Modo de parada de baixa potencia, con todos os reloxos parados
- Fabricado en proceso de 90 nm
— Lóxica interna de 1,2 V
— Fonte de alimentación única con 5,0 V -10%/+5% (4,5 V a 5,25 V) con regulador interno para proporcionar 3,3 V e 1,2 V para o núcleo
— Pins de entrada e saída con rango de 5,0 V -10%/+5% (4,5 V a 5,25 V)
– 35%/65% VDDE CMOS niveis de conmutación (con histérese)
– Histérese seleccionable
- Control de velocidade de rotación seleccionable
— Pins Nexus alimentados por fonte de 3,3 V
— Deseñado con técnicas de redución de EMI
– Lazo de bloqueo de fase
– Modulación de frecuencia da frecuencia de reloxo do sistema
– Capacidade de derivación no chip
- Velocidade de xiro e forza de impulsión seleccionables
• Procesador de núcleo e200z335 de alto rendemento
— Modelo de programador Power Architecture Book E de 32 bits
— Melloras da codificación de lonxitude variable
– Permite que o conxunto de instrucións de Power Architecture se codifique opcionalmente nunha mestura de instrucións de 16 e 32 bits
– Resulta en menor tamaño de código
— Un único problema, CPU compatible coa tecnoloxía Power Architecture de 32 bits
— Execución en orde e xubilación
- Manexo preciso de excepcións
- Unidade de procesamento de sucursais
– Sumador de cálculo de enderezos de sucursal dedicado
– Aceleración de ramas usando Branch Lookahead Instruction Buffer
- Unidade de carga/almacenamento
– Latencia de carga dun ciclo
- Totalmente canalizado
– Apoio Big e Little Endian
– Soporte de acceso desalineado
– Burbullas de gasoduto sen carga para usar
— Trinta e dous rexistros de propósito xeral (GPR) de 64 bits
— Unidade de xestión de memoria (MMU) con búfer de tradución totalmente asociativa (TLB) de 16 entradas
— Bus de instrución e autobús de carga/almacenamento separados
— Soporte de interrupción vectorizada
— Latencia de interrupción < 120 ns @ 80 MHz (medida desde a solicitude de interrupción ata a execución da primeira instrución do manejador de excepcións de interrupción)
