Matriz de portas programables en campo XC6SLX75-2FGG484C

• Familia Spartan-6:

1. FPGA Spartan-6 LX: Optimización lóxica
2. FPGA Spartan-6 LXT: Conectividade serie de alta velocidade

• Deseñado para un baixo custo

1. Múltiples bloques integrados eficientes
2. Selección optimizada de estándares de E/S
3. Almofadas escalonadas
4. Envases de plástico de gran volume unidos por arame

• Baixa potencia estática e dinámica

1. Proceso de 45 nm optimizado para custo e baixo consumo
2. Modo de apagado de hibernación para enerxía cero
3. O modo de suspensión mantén o estado e a configuración con activación multipin e mellora do control
4. Tensión do núcleo de menor potencia de 1,0 V (FPGA LX, só -1L)
5. Tensión de núcleo de alto rendemento de 1,2 V (FPGA LX e LXT, graos de velocidade -2, -3 e -3N)

• Bancos de interfaces SelectIO™ multitensión e multiestándar

1. Ata unha velocidade de transferencia de datos de 1080 Mb/s por E/S diferencial
2. Unidade de saída seleccionable, ata 24 mA por pin
3. Estándares e protocolos de 3,3 V a 1,2 VI/O
4. Interfaces de memoria HSTL e SSTL de baixo custo
5. Conformidade con intercambio en quente
6. Velocidades de variación de E/S axustables para mellorar a integridade do sinal

• Transceptores serie GTP de alta velocidade nas FPGA LXT

1. Ata 3,2 Gb/s
2. Interfaces de alta velocidade, incluíndo: Serial ATA, Aurora, 1G Ethernet, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort e XAUI

• Bloque de punto final integrado para deseños PCI Express (LXT)
• Compatibilidade coa tecnoloxía PCI® de baixo custo coa especificación de 33 MHz, 32 e 64 bits.
• Seccións DSP48A1 eficientes

1. Aritmética e procesamento de sinais de alto rendemento
2. Multiplicador rápido de 18 x 18 e acumulador de 48 bits
3. Capacidade de canalización e en cascada
4. Preagregador para axudar nas aplicacións de filtros

• Bloques de controlador de memoria integrados

1. Compatibilidade con DDR, DDR2, DDR3 e LPDDR
2. Velocidades de datos de ata 800 Mb/s (12,8 Gb/s de ancho de banda máximo)
3. Estrutura de bus multiporto con FIFO independente para reducir os problemas de tempo de deseño

• Abundantes recursos lóxicos con maior capacidade lóxica

1. Compatibilidade opcional con rexistro de desprazamento ou RAM distribuída
2. As LUT eficientes de 6 entradas melloran o rendemento e minimizan a enerxía
3. LUT con dobres flip-flops para aplicacións centradas en pipeline

• RAM de bloques cunha ampla gama de granularidade

1. RAM de bloque rápido con habilitación de escritura en bytes
2. Bloques de 18 Kb que se poden programar opcionalmente como dúas RAM de bloques independentes de 9 Kb

• Mosaico de xestión de reloxo (CMT) para un rendemento mellorado

1. Baixo ruído, reloxo flexible
2. Os xestores de reloxo dixital (DCM) eliminan a asimetría do reloxo e a distorsión do ciclo de traballo
3. Bucles de enganche de fase (PLL) para reloxo de baixa fluctuación
4. Síntese de frecuencia con multiplicación, división e cambio de fase simultáneos
5. Dezaseis redes de reloxo globais de baixa asimetría

• Configuración simplificada, compatible con estándares de baixo custo

1. Configuración de detección automática de 2 pines
2. Ampla compatibilidade con SPI de terceiros (ata x4) e memoria flash NOR
3. Plataforma flash Xilinx rica en funcións con JTAG
4. Compatibilidade con MultiBoot para actualización remota con múltiples fluxos de bits, usando protección watchdog

• Seguridade mellorada para a protección do deseño

1. Identificador único de ADN de dispositivo para a autenticación do deseño
2. Cifrado de fluxo de bits AES nos dispositivos máis grandes

• Procesamento integrado máis rápido cun procesador MicroBlaze™ mellorado e de baixo custo
• Deseños de referencia e propiedade intelectual líderes na industria